

BÀI THỰC HÀNH SỐ 5

Thiết kế simple datapath

I. Mục tiêu

Trong bài lab này sinh viên sẽ thiết kế một SIMPLE DATAPATH để thực hiện phép tính:

$$S = 1 + 2 + 3 + \dots + n$$


Với n là input được gán từ ngõ vào.

Ngoài ra, bài lab này sẽ giúp sinh viên ôn tập lại kiến thức ở môn Thiết Kế Luận Lý Số, đồng thời vận dụng các kiến thức này để thiết kế.

II. Thiết kế và mô phỏng simple datapath

1. Các thành phần của datapath

- Sinh viên sử dụng lại bộ ALU đã thiết kế ở bài thực hành số 3




- Selector và register file: sinh viên tự thiết kế

Lưu ý: Khi thiết kế phần Register file – cell (RFC) sinh viên có thể sử dụng D FF đã thiết kế ở bài thực hành số 2, đồng thời cũng cần ôn lại cách thiết kế bộ Encoder để thiết kế RFC

- Cổng 3 trạng thái (tristates):

EN	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1



- Sinh viên có thể sử dụng shifter nếu cần nhưng phải tự thiết kế và phải đưa vào báo cáo
2. Yêu cầu trong bài báo cáo ở phần này(Schematic và layout)
- Viết giải thuật với mã giả (pseudo code) để thực hiện yêu cầu bài lab
 - Bảng W/L của từng NMOS và PMOS, giải thích cách chọn
 - Hình ảnh schematic, symbol, layout của các mạch thành phần kể cả mạch sử dụng lại ở lab trước, shifter (nếu dùng) và datapath
 - Hình ảnh kết quả mô phỏng schematic và layout các mạch thành phần kể cả mạch sử dụng lại ở lab trước, shifter (nếu dùng) và datapath

--HẾT--